Trang Chính
Portal
Gallery
Tìm kiếm
Đăng ký
Đăng NhậpLatest topics
Most Viewed Topics
Most active topics
Most active topic starters
| vinhlocmetal |
| |||
| nvt_only |
| |||
| Admin |
| |||
| suyenhitc |
| |||
| 2110060034 |
| |||
| quangminhnguyen |
| |||
| sung_hitu |
| |||
| liemhuong84 |
| |||
| kipo00 |
| |||
| williamcuong282 |
|
BÀI TẬP Lập trình phần cứng FPGA
3 posters
Khoa Điện - Điện Tử Trường Cao Đẳng Công Thương TpHCM :: Khoa Điện-Điện Tử :: Điện tử công nghiệp :: Lập Trình Phần Cứng FPGA
Trang 1 trong tổng số 1 trang
BÀI TẬP Lập trình phần cứng FPGA
2110060034 Mon Nov 05, 2012 12:02 pm
thiết kế mạch chuyển đổi nhị phân 6 bit sang nhị phân 3 bit chỉ được sử dụng mệnh đề IF? có ai biết cách làm chỉ mình với
2110060034- Tổng số bài gửi : 28
Join date : 03/11/2012
Age : 32
Đến từ : Di An Binh Duong
Re: BÀI TẬP Lập trình phần cứng FPGA
Admin Tue Nov 06, 2012 3:27 pm
cái j mà binary 6bit sang binary 3bit?2110060034 đã viết:thiết kế mạch chuyển đổi nhị phân 6 bit sang nhị phân 3 bit chỉ được sử dụng mệnh đề IF? có ai biết cách làm chỉ mình với
có nhầm k?
Admin- Admin
- Tổng số bài gửi : 46
Join date : 29/10/2012
Age : 43
Đến từ : HCM -
Xem lại đề bài nhé!
williamcuong282 Tue Nov 06, 2012 9:51 pm
Nếu dồn kênh nhị phân 8 bit sang 3 bit thì có thể viết được, còn 6 bit sang 3 bit như bạn nói thì hình như là không có, vì 2^3=8 # 6.
bạn nên dùng CASE sẽ đơn giản hơn. Có 1 cách khác như sau: Tìm ra vị trí ngõ vào tích cực(1 hoặc 0 tùy). VD: 10000000, vị trí là 7.
Sau đó chuyển số 7 thành nhị phân=111 rồi đem gán vào ngõ ra Q.
Code như sau(ngõ vào S, ngõ ra Q):
variable vitri: unsigned char;
for i IN 0 to 7 loop
if S(i)='1' then vitri:=i;
end if;
end loop;
for i IN 0 to 2 loop --lấy số dư từ dưới lên trên
Q(i) <= vitri % 2;
vitri:= vitri / 2;
end loop;
bạn nên dùng CASE sẽ đơn giản hơn. Có 1 cách khác như sau: Tìm ra vị trí ngõ vào tích cực(1 hoặc 0 tùy). VD: 10000000, vị trí là 7.
Sau đó chuyển số 7 thành nhị phân=111 rồi đem gán vào ngõ ra Q.
Code như sau(ngõ vào S, ngõ ra Q):
variable vitri: unsigned char;
for i IN 0 to 7 loop
if S(i)='1' then vitri:=i;
end if;
end loop;
for i IN 0 to 2 loop --lấy số dư từ dưới lên trên
Q(i) <= vitri % 2;
vitri:= vitri / 2;
end loop;
williamcuong282- Tổng số bài gửi : 19
Join date : 04/11/2012
Age : 34
Đến từ : Thanh Hóa
Similar topics» lập trình phần cứng FPGA
» Vi Điều Khiển Nhận và gởi Dữ Liệu Qua Cổng Com.
» Giao Tiếp với cổng LPT
» tài liệu FPGA
» danh sách thực hành FPGA
» Vi Điều Khiển Nhận và gởi Dữ Liệu Qua Cổng Com.
» Giao Tiếp với cổng LPT
» tài liệu FPGA
» danh sách thực hành FPGA
Khoa Điện - Điện Tử Trường Cao Đẳng Công Thương TpHCM :: Khoa Điện-Điện Tử :: Điện tử công nghiệp :: Lập Trình Phần Cứng FPGA
Trang 1 trong tổng số 1 trang
Permissions in this forum:
Bạn không có quyền trả lời bài viết
» Bán túi lọc cặn máy giặt tại Hà Nội
» Bán dây curoa máy giặt chính hãng tại Hà Nội
» Sửa chữa tủ lạnh Darling tại Hà Nội
» Bơm gas tủ lạnh tại hà nội giá rẻ
» Sửa chữa tủ lạnh Electrolux tại nhà
» Cửa hàng sửa chữa tủ lạnh tại Hà Nội
» Sửa chữa tủ lạnh Sanyo tại nhà Hà Nội giá rẻ
» điểm kts 1